 |  | |
 |
|
RFワールド読者の掲示板Ⅱ
無線と高周波に関することを中心に、それ以外の話題も含めて、何でも書き込みOKの掲示板です。初めての方もネチケットを守って、お気軽にご参加下さい(^^)／
＜スレッド一覧＞
ziVNAu / DZV-1 最新プロ...[0] / [RFW23]図6.12の減衰(1/2...[2] / [RFW41]図6.5 gen_byte_d...[4] / RFワールドNo.45アンケー...[0] / [RFW41]リスト6_1のtrigg...[1] / [RFW41]図6.3.1の説明文と...[1] / [RFW44] GNU Radio Live ...[0] / [RFW23]タイミング再生の...[0] / [RFW23]フリーランカウン...[1] / ziVNAu / DZV-1 デバイス...[0] / [RFW41]図6.3.2 (2)のORゲ...[1] / ziVNAu：BitLockerの回復...[0] / [RFW23]図6_3シフトクロッ...[3] / [RFW23]図6_6遅延検波およ...[1] / [RFW41]図6_2のベースバン...[1] / [RFW44] GRC+HackRFOne で...[5] / [RFW44] Windows版GNU Ra...[4] / 総額4000万円相当の電子計...[0] / RFワールドNo.44アンケー...[0] / [RFW23] 図5_14瞬時位相量...[0] /
RFワールドNo.35 簡易VNA(ziVNAu) 最新のプログラムやドキュメントのリンク先
●PCアプリ ziVNAu.exe：ver 19.4.24.0 ←新規追加(19.05.03) http://www.rf-world.jp/go/4602/ 上記 URL は RFW No.46 向け機能を追加したものですが、過去の修正や機能追加を全て盛り込んだ、PCアプリの最新バージョンです。 一つ前のバージョン：ver 18.06.30.6 https://www.rf-world.com/x/bbs/c-board.cgi?cmd=one;no=540;id=RFW2#540 ●USBドライバ・ソフトウェア (作成 2017.09.25) http://www.rf-world.jp/bn/RFW35/RFW35V1R2.shtml PCアプリ(ziVNAu.exe) Ver 17.05.28.0 より古いバージョンのとき, 本ドライバは使えません。 ●PICマイコンのファームウェア RFワールド No.35 が発売されてからファームは更新していません。 あえてPICマイコンにファームウェアを上書きするときは、一式ダウンロード Ver. 1.2 に含まれる ziVNAu.X.production.hex を書き込んでください。 ●Windows10 USBドライバのインストール手順書 ○ノーマル：(作成 2018.05.19) https://www.rf-world.com/x/bbs/c-board.cgi?cmd=one;no=512;id=RFW2#512 セキュアブート や BitLocker の設定が無いPC用 ○セキュアブートが有効なPC： 該当するPCが手持ちにないので資料が作成できていません ○BitLockerが設定されているPC：(作成 2019.03.01) https://www.rf-world.com/x/bbs/c-board.cgi?cmd=one;no=627;id=RFW2#627 ●ziVNAu / DZV-1 デバイスを見つける別なやり方 (作成 2019.03.08) https://www.rf-world.com/x/bbs/c-board.cgi?cmd=one;no=631;id=RFW2#631
38 hits
|
お世話になります。
図6.12の減衰(1/2倍、1/4倍)回路をシミュレータで動作確認すると、 「絶対値処理した5ピット(正の値)を6ビットに拡張するときに、5ビットのMSB→6ビットのMSBとして、1/2倍あるいは1/4倍(1ビットあるいは2ビットシフト)して空いた上位ビットは先ほどのMSBで埋める」 という動作だと思うのですが、本文の説明では「負の数を2の補数で表しているとすると、～中略～ 符号ビットであるMSBの値を上に詰めながら桁をずらさないといけない」と説明されています。 絶対値処理された正の数と、2の補数表示の負数のシフト処理との関連がうまくつながりません。このあたりの考え方についてご教示をお願いいたします。  【648_図6_12の減衰回路.png : 27.3KB】
32 hits
Hiroyuki Naito 様
ご質問ありがとうございます． p.73では「絶対値処理回路」と「1/2回路，1/4回路」について，入力ビット数を図6.12の6ビットとは異なる5ビットで説明しています．その旨，本文中にも記述してあります．これは説明に用いる回路図のサイズを小さくしたかったからです． このページでは本特集をパラパラと眺めた人が ●絶対値処理回路 ●1/2回路，1/4回路 というところだけ気になって途中から読んだとしても誤解が無いように，汎用的な回路の説明にしています．これはどういう事かと言うと，「絶対値処理回路」では，入力5ビットに対して，出力は絶対値部分を表現している下4ビットを示している点，「1/2回路，1/4回路」では，負の値を考慮した回路としている点です．一方，図6.12ではこの回路全体が持つ事情があり，それが理解を妨げたのだと思われます． 図6.12では，「1/2回路，1/4回路」は絶対値回路の出力を受け取るので，負の値を考慮する必要はありません．MSBは常に"0"ですから，それを考慮すればセレクタに用いる論理素子を多数削除することができます．FPGAやCPLDではこうした無駄は容易に取り除けます．根元の端子を"L"に落とせば，最適化で削除されます．掲載した回路がそうなっていない理由は，教材として作ったからです．回路図を見て機能がわかるようにしたかったのです． 図6.12の「絶対値処理回路」はビットを増やしただけなのですが，その出力の取り出し方については説明不足でした．ここは，出力を取り出すときに「1/2」の値を取り出しています． 図6.13でいうとY1, Y2, Y3とC4（キャリー出力）に相当する部分を用いています．C4は符号に相当するビットですが，絶対値を得ているので常に"0"です．正確に言うと負の最大値が入ったときのみ"1"が立ちますが，入力となる周波数検波波形は図6.10のように，負の最大値まで振れません． 以上のことから，図6.12で右上の74HC283の1番ピンは常に"0"なので，その先で沢山枝分かれしているラインはすべて"0"を流しているだけです．上記1番ピンにつなぐ代わりにGNDに落としても構いませんし，経路を辿って論理素子を削除して行っても構いません． 図6.12のセレクタは2ビットの入力(TIMSEL1,TIMSEL2)で，0, 1/4, 1/2, 1 という倍率を切り替えますが，先ほど述べたようにセレクタの手前で1/2で取り出していますから，結果的に(TIMSEL1,TIMSEL2)で，0, 1/8, 1/4, 1/2 という倍率を切り替えています．このことはp.77の左下に記されています． 以上，ご質問の直接的なお答えではなく，前提や付帯条件を説明させていただきました．これを考慮して読んで頂ければ矛盾は無いと考えておりますがいかがでしょうか．
29 hits
訂正
誤：負の最大値 正：負の値で振幅最大というつもりでした．最小値ですね． 失礼しました．
26 hits
|
![[添付]](./brd/RFW2/image/clip_icon.gif){kind=icon}
お世話になります。
再度細かい所で恐縮ですが、図6.5の以下の2点をご確認ください。 (1)説明文のモジュール名が、三つともgen_data_byteになっています。本文のようにgen_byte_dataが正しいと思われます。 (2)8ビットデータとなっているのに、80MHzクロックが6ヶし描かれていません。8ヶ必要ではないでしょうか。 以上、よろしくお願いいたします。
48 hits
Hiroyuki Naitoさん，
小誌ご愛読ありがとうございます． 確認したところご指摘のようにモジュール名が間違っておりました． 不手際をお詫び申し上げます． この図のクロック数に関しては筆者の森榮様から補足説明を いただいております． －－－ここから 誌面掲載の図の、rd信号の周期（間に挟まっている80MHzクロックの数）は、あくまでも、イメージでございます。「rd信号をもとにデータを更新する」という趣旨をご理解いただくことを意図しておりました。rd信号の間隔までを正確に描いているものではございません。 誤解を招くような、図解となり、申し訳ありません。 （rd信号の周期は、等間隔ではなく、シンボルレートに基づいた不規則な周期です。詳細は、gen_base_bandモジュールのソースコードを参照ください） －－－ここまで 合わせて下記の訂正をご参照いただきたいと存じます： http://www.rf-world.jp/bn/RFW41/RFW41ERR.shtml ▼Hiroyuki Naitoさん： >お世話になります。 > >再度細かい所で恐縮ですが、図6.5の以下の2点をご確認ください。 > >(1)説明文のモジュール名が、三つともgen_data_byteになっています。本文のようにgen_byte_dataが正しいと思われます。 > >(2)8ビットデータとなっているのに、80MHzクロックが6ヶし描かれていません。8ヶ必要ではないでしょうか。 > >以上、よろしくお願いいたします。
43 hits
▼editorさん：
お世話になります。ご回答ありがとうございました。 > 誌面掲載の図の、rd信号の周期（間に挟まっている80MHzクロックの数）は、あくまでも、イメージでございます。「rd信号をもとにデータを更新する」という趣旨をご理解いただくことを意図しておりました。rd信号の間隔までを正確に描いているものではございません。 > 誤解を招くような、図解となり、申し訳ありません。 >（rd信号の周期は、等間隔ではなく、シンボルレートに基づいた不規則な周期です。詳細は、gen_base_bandモジュールのソースコードを参照ください） gen_base_bandとgen_byte_dataモジュールのソースコードから、図6.5のタイムチャートを書いてみました。 rd信号が4クロックの間1となっている間に、8ビットx4 = 32ビットの1シンボル分のデータを受信していると思われましたが、間違っているところはないでしょうか。
35 hits
書き込みありがとうございます．
▼Hiroyuki Naitoさん： >rd信号が4クロックの間1となっている間に、8ビットx4 = 32ビットの1シンボル分のデータを受信していると思われましたが、間違っているところはないでしょうか。 筆者の森榮様からのご回答を転記いたします． 「 仰るとおり、rd信号が4発分で32ビット（1シンボル）のデータを受信しています。 添付のxlsxファイルが、こちらの環境では正しく表示されていないようです。 SignalTapIIもしくはシミュレータを使いこなせる方でしたら、容易にタイミングチャートの 検証が出来る内容ですので、読者様の作図されたタイミングチャートの確認は、 サポート対象外とさせていただければと思います。 」 以上でございます．
36 hits
▼editorさん:
お世話になります。ご回答ありがとうございました。 >仰るとおり、rd信号が4発分で32ビット（1シンボル）のデータを受信しています。 >添付のxlsxファイルが、こちらの環境では正しく表示されていないようです。 >SignalTapIIもしくはシミュレータを使いこなせる方でしたら、容易にタイミングチャートの >検証が出来る内容ですので、読者様の作図されたタイミングチャートの確認は、 >サポート対象外とさせていただければと思います。 サポート対象外の件は了解いたしました。まだQuartusの環境がV13.0なのでコンパイルできずにSignalTapIIが使えませんでした。コメントはいただけなくてもよろしいのですが、タイムチャートをpng形式で保存したものを添付いたします。  【647_図6_4～5送信データ切替とgen_byte_dataモジュールの動作.png : 28.8KB】
36 hits
|
この度は小誌「RFワールド」のアンケートにご協力いただきありがとうございました．
抽選の結果，下記10名の方が当選されましたので，図書カード（1,000円相当）をお送りします． 今後とも小誌「RFワールド」ご愛読のほどよろしくお願い申し上げます． －－－敬称略－－－ 鎌田 隆(尼崎市) 佐＊浩＊(大分市) ＊井＊一(相模原市) 井＊拓＊(八王子市) 川村雅則(関市) 永瀬力也(東久留米市) 小＊＊夫(豊橋市) 多田 浩(枚方市) ＊本祥＊(流山市) 大＊原＊雄(武蔵野市) －－－敬称略－－－ ご希望によりご芳名の一部を伏せ字にさせていただきました．
39 hits
|
お世話になります。
首記のリストからtrigger信号の動作が抜けているようですので、ご確認ください。ダウンロードしたTimerCounter.vのソースコードには、trigger信号の動作が最後に記述されていました。
34 hits
▼Hiroyuki Naitoさん：
>お世話になります。 > >首記のリストからtrigger信号の動作が抜けているようですので、ご確認ください。ダウンロードしたTimerCounter.vのソースコードには、trigger信号の動作が最後に記述されていました。 お世話になります。 誌面のリスト6-1では、カウンターの動作のみに注目いただくため、 trigger(これはデバッグ目的です)は、あえて記述しないでおきました。 一方、公開のソースコードには、triggerも含めて記述されています。 混乱をまねくような誌面掲載となり申し訳ありません。
32 hits
|
お世話になります。
少し細かいことの質問で恐縮ですが、以下の2点についてご確認をお願いいたします。 (1)図6.3.1の右上のDDROUTモジュールに対する下記の説明文は、uart_rxに対する説明と思われます。 ｢UARTからコマンドを受け取ってレジスタ設定のデータを出力するモジュール」 (2)p55の右側で、「例えばアドレス0x04に0x80と書き込みたいときはUARTへR0408(RET)です」となっていますが、「R0480」の間違いでしょうか。
52 hits
Hiroyuki Naitoさん，
小誌ご愛読ならびにご指摘ありがとうございます． http://www.rf-world.jp/bn/RFW41/RFW41ERR.shtml ▼Hiroyuki Naitoさん： >(1)図6.3.1の右上のDDROUTモジュールに対する下記の説明文は、uart_rxに対する説明と思われます。 筆者の森榮様に確認したところ説明文が不適切でした． 下記のように修正いたします： I信号とQ信号をマージして，14ビットのバス配線(DDR)に変換するモジュール >(2)p55の右側で、「例えばアドレス0x04に0x80と書き込みたいときはUARTへR0408(RET)です」となっていますが、「R0480」の間違いでしょうか。 ご指摘の通り，正しくはR0480でございます． 重ね々ね不手際をお詫び申し上げます． 下記の訂正も合わせてご参照いただきたいと存じます： http://www.rf-world.jp/bn/RFW41/RFW41ERR.shtml 以上，よろしくお願い申し上げます．
37 hits
|
RFワールドNo.44に記載したURLからLive SDR Environmentへのリンクが削除されています。
https://wiki.gnuradio.org/index.php/GNU_Radio_Live_SDR_Environment ”Distribution of the GNU Radio Live SDR is currently retired. We are looking into creating new images based on newer releases. ”と記されているので、内容をアップデートするため現バージョンへのリンクを削除したようです。 現バージョンは下記からダウンロードできます： http://eu2-dist.gnuradio.org/ubuntu-16.04.2-desktop-amd64-gnuradio-3.7.11.iso 下記は旧バージョンを含む一覧です： http://eu2-dist.gnuradio.org/ 以上
62 hits
|
お世話になります。
首記の前処理を示す、 x(t) = |||Φ(t) - Φ(t-Ts)| - π/2| - π/4| …(6.8) を図にしてみました。遅延検波波形Φ(t)-Φ(t-Ts)が0～π/4の範囲に「折り畳まれて」いく様子が分かると思います。 絶対値を取る処理は、p73の説明にあるように負の数の場合はもう一度2の補数を取る操作になります。
47 hits
|
お世話になります。
6章の遅延検波回路では、6ビットに量子化された位相Φ(t)-Φ(t-Ts)の演算をおこなっていますが、少しずっと引っかかっていたことを質問させていただきます。 p57ではフリーランカウンタの「カウント値としてはQ0~Q3の反転値を使い、時間とともに数値が減るようにしています」とあります。しかしQ0~Q3の非反転値を使って時間とともにカウント値が増えるようにしても、量子化された位相の減算にはとくに問題はないと思われます。時間とともに減るカウント値を利用することには何か理由があったのでしょうか。
51 hits
▼Hiroyuki Naitoさん：
Hiroyuki Naito 様 ご質問ありがとうございます． 「時間とともに減るカウント値」の理由ですが，RFW23のp.12にありますように，掲載した回路が教材として作られたものだからです． 教材として考えていたので，瞬時位相もモニタすることを想定しています．その際位相の極性が定義通りの方が説明しやすいので「時間とともに減るカウント値」を採用しました． >お世話になります。 > >6章の遅延検波回路では、6ビットに量子化された位相Φ(t)-Φ(t-Ts)の演算をおこなっていますが、少しずっと引っかかっていたことを質問させていただきます。 > >p57ではフリーランカウンタの「カウント値としてはQ0~Q3の反転値を使い、時間とともに数値が減るようにしています」とあります。しかしQ0~Q3の非反転値を使って時間とともにカウント値が増えるようにしても、量子化された位相の減算にはとくに問題はないと思われます。時間とともに減るカウント値を利用することには何か理由があったのでしょうか。
48 hits
|
Windows10 は, 大型アップデートすると ziVNAu / DZV-1 ドライバが認識しなくなります. USBドライバの再インストールが必要ですが, いつものやり方だと Windows上からデバイス(ziVNAu / DZV-1)が見つからない時があります.
このような時, 添付PDFのやり方を試してください.
72 hits
|
お世話になります。
首記の図には四つの「モジュール名:ORゲート」がありますが、記号はANDが使われています。bdfファイルではOR記号が使われていましたので間違いだと思われますが、ご確認ください。
48 hits
Hiroyuki Naitoさん,
小誌「RFワールド」ご愛読ありがとうございます． ▼Hiroyuki Naitoさん： >首記の図には四つの「モジュール名:ORゲート」がありますが、記号はANDが使われています。bdfファイルではOR記号が使われていましたので間違いだと思われますが、ご確認ください。 ご指摘ありがとうございます．作図ミスの校正漏れでございます． 正しくは添付の図の通りOR記号です． 不手際をお詫び申し上げます．  【630_rfw41p055f6-3-2.png : 50.7KB】
52 hits
|
RFワールドNo.35で紹介の簡易VNA ziVNAu で, BitLockerの回復キーを必要とする場合の USBドライバのインストール手順です.
私が購入したPC(Inspiron 13 5000シリーズ, DELL製) は, BIOSでセキュアブートを無効にしても, USBドライバのインストール操作中に BitLockerの回復キーが必要になりました. しかし, 画面のメッセージの通りに操作をして無事にインストール成功しました. その操作手順のご紹介になります. BIOSのセキュアブートは有効に戻してから添付する PDF の手順を実施しました.
70 hits
|
お世話になります。
図6.3の回路をシミュレーションしてみましたが、添付のタイムチャートの ～(SYNC CLR)信号(添付のタイムチャートの一番下の信号)のように、P66の 図6.4の～(SYNC CLR)信号の極性を反転したものが得られました。 図6.4の～(SYNC CLR)の信号の極性は間違っていないでしょうか。  【616_図6_4シフトクロック発生回路のタイムチャート.png : 242.3KB】
82 hits
Hiroyuki Naitoさん
小誌「RFワールド」ご愛読ならびに書き込みありがとうございます． ▼Hiroyuki Naitoさん： >図6.4の～(SYNC CLR)の信号の極性は間違っていないでしょうか。 筆者の小池先生に確認していただいたところ図が間違っているようでございます． 小池先生は期末試験の採点などでご多忙とのことなので，ご回答を下記に転記いたします． －－－ここから ご質問の内容は，内藤様のご指摘の通りで，SYNC_CLRバーなのに反転し忘れていたようです． バーを取れば合いますが，そのような信号は回路上にはないので，波形を上下反転した正誤表を出す必要がありそうです． 上記の通りだとは思っていますが，何か見落としがあるかもしれず，じっくり考えたいのですが，現状それができません． 考えるより，実機があるので波形を見ておこうということで，添付ファイルのように確認いたしました． 例の学生が作った復調器の卒業研究論文の回路図と基板のシルク図，プローブをあてた基板の写真等を載せています． 卒業研究論文の回路図はNo23の図6.3と同じものであることが確認できると思います． IC7の8番ピンがSYNC_CLRバー，比較のためIC2の2番ピンのQ0にもプローブをあて，取り込んだ画像が Q0-nSYNC_CLR.gif です． CH1がQ0，CH2がSYNC_CLRバーです．ご指摘の通り反転した波形です． クリアは一瞬なのでほとんど"H"で時折"L"という画像の姿が正しいということになります． No23の図6.4のSYNC_CLRをつないだら，カウンタがクリアされっぱなしになってしまいます． －－－ここまで  【617_Q0-nSYNC_CLR.gif : 95.8KB】  【617_システム.JPG : 251.3KB】  【617_プリント基板.JPG : 220.2KB】  【617_回路図.jpg : 222.1KB】  【617_部品配置.jpg : 166.6KB】
79 hits
▼editorさん、小池先生:
いつも丁寧なご回答をありがとうございます。 図6.3のシフトクロック回路の～(SYNC CLR)信号を、図5.14の4bitフリーランカウンタの～(SYNC CLR)に接続して、図6.5の二つのシフトクロック:CK1R92MとCK2R4Mの立上りエッジが一致しないことを確認できました。 添付のタイムチャートの下から3番目…CK1R92M 添付のタイムチャートの下から2番目…～(SYNC CLR) 添付のタイムチャートの一番下…CK2R4M このような工夫が具体的にどんなメリットをもたらすのかはまだ想像できませんが、二つの信号のタイミングを決して一致させたくない場面はありそうな気はします。  【618_図6_5二つのシフトクロックの立上りエッジ.png : 260.3KB】
72 hits
▼Hiroyuki Naitoさん：
いつも詳細なご検討のご報告，誠にありがとうございます． >このような工夫が具体的にどんなメリットをもたらすのかはまだ想像できませんが、二つの信号のタイミングを決して一致させたくない場面はありそうな気はします。 この２系統のクロックに対する工夫は，実はこの回路ではあまり役に立っていません．これはサンプルレート変換用のクロックです．サンプルレート変換は，RFW23で紹介した回路の前段階に別の検討をしておりましてその名残りとなっています．先に検討していた方式は次のようなものでした． その方法とは，2.4MHzで流れてくる位相情報を変換後の1.92MHzに変換する際，1.92MHzのクロック立ち上がりが，2.4MHzクロック立ち上がり間のどの位置にあるかで，位相の重み付け加算を行うものでした．言葉だとわかりづらいので，添付の図をご覧ください． このm,nの組み合わせを指定しやすくするため，このようなクロック生成方式にしました．2.4MHzと1.92MHzのもとになっている19.2MHzクロックの，80クロック周期の中の状態として指定できるというわけです． この方式は頭の中で考えている間はとても良い方式に思えましたが，実際に作ってみると回路規模の割に性能改善はわずかでした．そこでRFW23のような回路に落ち着いたというわけなのです．  【626_重み付け加算式サンプルレート変換.gif : 45.1KB】
47 hits
|
お世話になります。
いま図6.6と図6.8の首記のシミュレーション回路を、検証するための入力信号の準備に悩みながら作成していましたら、図6.6の7ビットあるべき出力が6ビット(Y0がオープンになっている)しかないことに気づきましたのでご確認ください。
49 hits
Hiroyuki Naitoさん、小誌「RFワールド」ご愛読ならびに書き込みありがとうございます。
▼Hiroyuki Naitoさん： >いま図6.6と図6.8の首記のシミュレーション回路を、検証するための入力信号の準備に悩みながら作成していましたら、図6.6の7ビットあるべき出力が6ビット(Y0がオープンになっている)しかないことに気づきましたのでご確認ください。 小池先生からのご回答を転記いたします。 －－－ここから ここで紹介した回路では図6.6の出力はAVG7のY6～Y1しか取り出していません．その為Y0はオープンとしています． ディジタル復調器としては，この遅延検波出力はY6,Y5しか使いませんので，Y4～Y1も本来は必要ありません． Y6,Y5はDP5,DP4を経由して図6.21のデータ識別回路のXin, Yinに渡し，ディジタルデータに変換します．(図6.25もご参照ください) それではなぜ，Y6～Y1を出力しているかと言うと，遅延検波波形をモニターするためです． モニター出力は遅延検波出力をD/A変換することで得るのですが，当初そのDACにビデオ用の6bit DAC ICを用いていました． ところがこのICが執筆時点では入手できないものだったことがわかり，図6.23のR-2RラダーのDACに置き換えました． R-2Rラダーなら7ビットにしても良かったのですが，この回路はタイミング再生回路の出力モニターにも使うので，そのビット数6に合わせて共通化しました． 以上のような経緯でY0はNCとなっています． －－－ここまで 以上です。
47 hits
|
お世話になります。
53頁の図6_2(添付参照)のサブキャリアのI波形を生成するのに、サブキャリアのCOSとSIN波形がなぜ必要なのかすぐにはピンときませんでしたが、67頁のベースバンドI波形の式(6.1)を見つけて以下のように解釈しました。 I(t)=cos{2π(f2)t+(π/2)N} …(6.1) f2はサブキャリア(0～15)のいずれかの周波数。 NはQPSK変調の2ビット入力データ(0～3の整数)。 N=0の場合 I(t)=cos(2π(f2)t+0) → COS N=1の場合 I(t)=cos(2π(f2)t+90°) →-SIN N=2の場合 I(t)=cos(2π(f2)t+180°)→-COS N=3の場合 I(t)=cos(2π(f2)T+270°)→ SIN となり表6.4と一致しました。サブキャリアのI波形生成は、入力データによって符号付きのCOS、SIN波形を択一していく操作になると思われますが、間違っていないでしょうか。
58 hits
▼Hiroyuki Naitoさん：
>お世話になります。 > >53頁の図6_2(添付参照)のサブキャリアのI波形を生成するのに、サブキャリアのCOSとSIN波形がなぜ必要なのかすぐにはピンときませんでしたが、67頁のベースバンドI波形の式(6.1)を見つけて以下のように解釈しました。 > > I(t)=cos{2π(f2)t+(π/2)N} …(6.1) > > f2はサブキャリア(0～15)のいずれかの周波数。 > NはQPSK変調の2ビット入力データ(0～3の整数)。 > >N=0の場合 I(t)=cos(2π(f2)t+0) → COS >N=1の場合 I(t)=cos(2π(f2)t+90°) →-SIN >N=2の場合 I(t)=cos(2π(f2)t+180°)→-COS >N=3の場合 I(t)=cos(2π(f2)T+270°)→ SIN > >となり表6.4と一致しました。サブキャリアのI波形生成は、入力データによって符号付きのCOS、SIN波形を択一していく操作になると思われますが、間違っていないでしょうか。 お世話になります。 Naito様がおっしゃいますとおり、本記事のQPSKサブキャリアの生成は、 SIN,COSいずれかを選び出して、正符号もしくは負符号をつけることで、 実現しております。FPGAのVerilogソースコードにつきましても、このコンセプトをもとに実装されております。 余談でございますが、16QAM、256QAMなど、変調が複雑になってきますと、 もう少し演算操作が複雑になってきます。 サブキャリア生成の際に、SIN,COSに振幅の重みを持たせて、足し合わせる必要があります。
49 hits
|
「RFワールド44」を頼りに、
GRC＋HackRFOne を使用して、フローグラフで、 「ワンセグTV」以外の受信・送信を一通り経験してみました。 この後、トランシーバーに進めたいのですが、 参考になる資料を見つけることが全く出来ませんでした。 何方かご紹介頂けませんでしょうか。
94 hits
Dear OM Joe
早々の的確なご回答をありがとうございました。 「言葉足らず」で失礼いたしました。 まさに探していたのは「PTT機能」でした。 100％理解致しました。 「スクリプトでの切り替え」これで良いわけですね。 「目から鱗」でした。 HackRFOne の出力は1[mW]以下だと思います。 次はPower Amp. の問題になりますね。 ご紹介頂きましたURLは眞に私の探していたものです。 これから、熟読玩味いたします。 PS: もっぱらの自作派でしたが 加齢（77歳）と共に視力が落ち、半田付けが困難になって参りました。 そこで、歩いていた犬にブチ当たった棒が 半田付けをマウスのクリックで済ませる「GRC+HackRFOne」でした。 「手元不如意」の「手元」がお金ではなく 半田付けの時のまさに「手元」だったわけです。 今回は本当に有難う御座いました。 次のAmp.でも疑問点続出は確実です。 でも、ゆっくりやります。 折角面白いテーマを見つけましたので、 これを失いたくはありません。 私の残り時間とこのテーマの解決時間が一致するペースで進めます。 De JA0BUH -------------------------------------- ▼Joeさん： > 横から失礼いたします．私は入門者レベルに >すぎません． > > HackRFone＋GRCで送受信を切り替えるには， >原始的ですが下記の方法になるだろうと思います． > あらかじめ受信スクリプトと送信スクリプトを開いて >おきます．タブをクリックすれば，それぞれの >タブに切り替わります． > また送信周波数はあらかじめ設定しておくか， >必要に応じて変更します． > >【受信から送信への切り替え】 >(1)受信実行中にstopボタンをクリック >(2)送信スクリプトのタブをクリック >(3)runボタンをクリック > >【送信から受信への切り替え】 >(a)送信が終了したらstopボタンをクリック >(b)受信スクリプトのタブをクリック >(c)runボタンをクリック > > しかし，この方法は何度もクリックしないと >いけないので面倒です．スクリプトとかマクロで >自動化したいところです． > >▼田中仁之さん： >>この後、トランシーバーに進めたいのですが、 >>参考になる資料を見つけることが全く出来ませんでした。 >>何方かご紹介頂けませんでしょうか。 > たぶんお探しの機能は'PTT'だろうと思います． > 上記の原始的な送受信切り替えに不満を >感じていらっしゃるかたは少なくないと思います． > 下記あたりが参考になるかもしれませんが， >いかがでしょうか？ ただし私はまだ試していません． >https://github.com/f4exb/sdrangel/issues/36 > > このほかlibhackrfにPTT機能を追加する案もあるようです． > >以上
85 hits
HackRFone と GNUradio でTRXを構築する前に
次のトラブルが発生してしまいました。 ・FM(wide band)-RX が全く動作しなくなりました。 FM(narrow band)-RXは試しておりません。 ・UbuntuがInstall されている同じHDD にWindows 10 が入っており HD-SDR がInstall されております。 Antenna その他全てのHard は全くそのままで、 Key board の操作だけで、 HD-SDR を立ち上げますとそのHackRFoneでFM放送は完璧に受信できます。 ・Ubuntu のUpdate GNUradioの再Install CQ出版社の提供プログラム（フローグラフ）の再Install 「RFワールドNo44」をまねての再打ち込み 等々は全て効果が有りませんでした。 ・RXに関しては AMはOKですが、SSBがNGになりました。 ・TXに関しては Narrow band FMはOKですが、AmとSSBがNGになりました。 ・使用しているPCのCPUは結構古いDuo Core2です。 ・HackRFone の信号をTranciever（受信）でチェックする為に HackRFone → ATT → Tranciever と接続しました。 Tranciever の立ち上げ時、一瞬ですがPTTが動作し、 送信状態になります。 その時、ATTの1/4[W] の抵抗が損傷いたしました。 もし、それでHackRFone のHard がダメージを受けたのであるならば、 HD-SDRでは動作しなくなると思うのですが、如何なものでしょうか。 全くのお手上げ状態です。 何卒宜しくお願い致します。 -------------------------------------- >Dear OM Joe > >早々の的確なご回答をありがとうございました。 >「言葉足らず」で失礼いたしました。 >まさに探していたのは「PTT機能」でした。 >100％理解致しました。
63 hits
▼田中仁之さん：
> HD-SDR を立ち上げますとそのHackRFoneでFM放送は完璧に受信できます。 HDSDRでFM放送を受信できるのなら，とりあえず受信系は壊れていないように思われます．ただし，FM放送の特性上，たとえ受信感度が少し劣化していても，ある程度以上の電界が得られれば，きれいに復調できてしまいます．このため受信のプリアンプ(MGA81563)が劣化している可能性やT/Rスイッチの通過損失が増している可能性は否定できないと思います． HackRFoneは，RFワールドNo.44のp.12にある図1.1に記載されているような構成です．すなわち受信周波数範囲のすべてはTRスイッチを通った後，プリアンプ(MGA81563)で増幅されてから，受信周波数範囲に応じて三つ（2.4GHz以下，2.4～2.7GHz，2.7GHz以上)の経路で処理されます．ここから考えると，受信系は壊れていないように思われます． また，HD-SDRで正常にFM放送を受信できるのなら，制御系も正常だと思います． >・Ubuntu のUpdate > GNUradioの再Install > CQ出版社の提供プログラム（フローグラフ）の再Install > 「RFワールドNo44」をまねての再打ち込み > 等々は全て効果が有りませんでした。 別のPCを使い，UbuntuのLive環境をインストールしたUSBメモリで始動し，HackRFoneを動作させた場合はいかがでしょうか？ >・TXに関しては > Narrow band FMはOKですが、AmとSSBがNGになりました。 HackRFoneの構成から考えて，NBFMがOKなのにAM/SSBがNGというのは，ハードウェア故障ではなくて，ソフトウェア(GRC/Pythonスクリプト)が原因だろうと思います． つまりHackRFoneの送信系も無事であるように思います． > その時、ATTの1/4[W] の抵抗が損傷いたしました。 ATTを挿入していたのは不幸中の幸いでしたね． > もし、それでHackRFone のHard がダメージを受けたのであるならば、 > HD-SDRでは動作しなくなると思うのですが、如何なものでしょうか。 上述のように，HackRFoneのハードウェアは，送受信とも致命的な ダメージを受けていないと思います． 以上，横から失礼いたしました．
59 hits
Dear OM Joe.
早々のご丁重なご回答をありがとうございました。 非常に曖昧なトラブルを、お尋ねし申し訳なく思っておりました。 熟読いたしました。 次の順序で、（正攻法で）で行くのがBestのようですね。 (1) CPUのUp grade (2) Ubuntu の Live環境でのInstall (3) GRC の Flow graph のCheck (4) Hard(HackRFOne) のCheck 浅学の私には時間が掛かりそうです。 遅くなると思いますが、改ためてご連絡いたします。 この度は大変お手数をおかけ致しました。 重ねてお礼申し上げます。 田中仁之
60 hits
|
Windows版GNU Radio CompanionのAudioSourceで困っています。
Linux版ではAudioSource出力2chで問題なく動作しているフローです。 添付画像の190203_01_AudioSource2chOnLinux.jpg Windows版のAudioSource出力1chでは問題なく動作しています。 添付画像の190203_02_AudioSource1chOnWindows.jpg Windows版のAudioSource出力2chではエラーで動作しません。 添付画像の190203_03_AudioSource2chOnWindows.jpg 何か解決策をご存じでしたら、ご教授お願いいたします。  【611_190203_01_AudioSource2chOnLinux.jpg : 189.7KB】  【611_190203_02_AudioSource1chOnWindows.jpg : 161.0KB】  【611_190203_03_AudioSource2chOnWindows.jpg : 148.0KB】
84 hits
横から失礼いたします．
私は初心者なので的を外しているかもしれませんが， コメントです． ▼Takaさん： >Windows版のAudioSource出力2chではエラーで動作しません。 > 添付画像の190203_03_AudioSource2chOnWindows.jpg 動作しないフローダイヤグラムではSourceからSinkへの 接続線がsolid lineでなく，dotted lineになっているように 見えますが，いかがでしょうか？ 左下ペーンのメッセージにどこがエラーになっているかが表示されているので，まずはそこから追っていくと原因がわかるかもしれません． また，.grcで生成されたPythonスクリプトがあると思います．Linuxで正常に動作するスクリプトと，Windowsで動作しないスクリプトを比較してみるのはいかがでしょうか？ －…－ 基本的にGNU radioはLinuxベースで開発が行われているので，Windowsとの互換性が十分に配慮されているとはいいがたいようです． Linuxのライブラリにはファイル名の大文字小文字で機能が異なるものがあったりして，Windowsではそれを区別できないので，コンパイルに失敗していることがあります． また連続時間で動作するはずのスクリプトなのに，Windows上で動作させると周期的に瞬断するような症状がつきまとうという不具合もあります． なので，(仮想OSではなく)リアルなLinux上で動作させるのが，おすすめのようでございます．
66 hits
▼Joeさん：
コメントありがとうございます。 今日は出掛けていてお返事が遅くなりました。 早速、調べてみましたが、何せ、分らない事ばかりなので時間が掛かります。 今までに分った事は以下の通りです。 １．dotted lineの件 我が家のWindows版の接続線は線の引き方によって点線になったり実線になったりするようです。 他のフローでは、それで問題なく動作している様に見えます。 solid lineとdotted lineでは意味が違うのでしょうか？ ２．コンソールのエラーメッセージの件 ValueError: port number 1 exceeds max of 0 となっています。 出力ポート1個なら良いけど、2個は多すぎると言う事なんでしょうかね？ あと、エラーが発生しているのはruntime_swig.pyと言うモジュールの中みたいです。 名前から見るとランタイムのライブラリの中でしょうかね？ ３．生成されたPythonスクリプトの件 top_block.pyの事でしょうか？ Windows版で生成された物と、Linux版で生成された物を、テキストエディタで比較して見ましたが、違う点は以下の2点のみで他は全く同じでした。 ・_icon_pathの値（パス）が違う ・途中の空白行が1行と2行の違いがある所がある 今のところ、ざっと、こんな所です。 ライブラリの中見るのは、これからやってみようかと思ってますが、私で分るかどうかと言うのが心配です。 GNU radioがLinuxベースで開発が行われているのは理解していますが、Windows版が正式にリリースされているので、Windowsで育ってきた私としては、Windows版が使えるのならWindows版でやりたい気持ちです。
65 hits
▼Takaさん：
>１．dotted lineの件 > 我が家のWindows版の接続線は線の引き方によって点線になったり実線になったりするようです。 動作がおかしいようですね．接続線は必ず実線(solid line)のはずです． > 他のフローでは、それで問題なく動作している様に見えます。 > solid lineとdotted lineでは意味が違うのでしょうか？ (根拠を示して断言はできないのですが)ネットで調べた範囲だと， dotted lineとかdashed lineと呼ばれるものはmessage passingを表すためのもので接続線とは違うようです． >２．コンソールのエラーメッセージの件 > ValueError: port number 1 exceeds max of 0 > となっています。 出力ポート1個なら良いけど、2個は多すぎると言う事なんでしょうかね？ ポート番号1は最大値0を超えているという意味に受け取れます．このエラーメッセージがすでにおかしいように思います． >GNU radioがLinuxベースで開発が行われているのは理解していますが、Windows版が正式にリリースされているので、Windowsで育ってきた私としては、Windows版が使えるのならWindows版でやりたい気持ちです。 残念ながら現時点では，Windows版の完成度は低い状態だと思います．
63 hits
▼Joeさん：
ありがとうございます。 もう少し調べてみます。
63 hits
|
キーサイト・テクノロジー社によるキャンペーン：WAVE2019
https://www.wavekeysight.com/ja? オシロスコープ，ベンチトップマルチメータ，CVCC電源などが 総額4000万円相当分プレゼントされるようです．
89 hits
|
この度は小誌「RFワールド」のアンケートにご協力いただきありがとうございました．
抽選の結果，下記10名の方が当選されましたので，図書カード（1,000円相当）をお送りします． 今後とも小誌「RFワールド」ご愛読のほどよろしくお願い申し上げます． －－－敬称略－－－ 宮＊智(京都府京都市) ＊藤＊之(大分県大分市) 吉＊＊一(宮城県名取市) ＊利夫(千葉県白井市) 筑＊＊一(神奈川県相模原市) 大＊原＊雄(東京都武蔵野市) ＊田＊夫(三重県亀山市) 川村雅則(岐阜県関市) 井＊＊也(東京都八王子市) ＊本 廣(群馬県高崎市) －－－敬称略－－－ ご希望によりご芳名の一部を伏せ字にさせていただきました．
73 hits
|
図5_14の瞬時位相量子化回路をシミュレータで動かしてみました。
シミュレータの都合でIF IN=120kHz、SYSCLK=1.92MHzと実際の回路の1/10の 速さで動いています。 IF_INの発振器のシンボルをクリックすると、位相オフセットとデューティ比を 変えることができます。 1) 位相オフセット(度)と5ビットのレジスタの値の関係は、添付のエクセル の表:"図5_8立上り検出回路の出力値..."をご参照ください。 2) IF_INの立下りの位相はデューティ比1%あたり3.6度変わります。 Web回路シミュレータ… http://www.falstad.com/circuit/circuitjs.html 添付の"図5_14瞬時位相量子化回路.txt"をダウンロードして、 File→Open File...で読み込んでください。 1) 回路図エリアでマウスホイールを回転させると、回路図が拡大・縮小 されます。 2) 回路図エリアで、ALTキーを押しながらマウスをドラッグすると回路図 全体を移動させることができます。 3) 回路図とオシロスコープエリアの境界あたりにマウスポインタを置くと 水色のパーが現れます。このバーをドラッグして境界を変えてください。 4) タイミングチャートの信号は、下記の順に並んでいます。一度右上の Resetボタンを押してシミュレーションを開始してください。 IFIN SYSCLK Q0 Q1 Q2 Q3 DFF1 DFF2 ~DFF1 ~DFF2  【605_図5_14瞬時位相量子化回路.png : 313.3KB】
76 hits
|
1 / 12 ﾍﾟｰｼﾞ 前へ→
34,556