Hiroyuki Naitoさん、小誌「RFワールド」ご愛読ならびに書き込みありがとうございます。
▼Hiroyuki Naitoさん:
>いま図6.6と図6.8の首記のシミュレーション回路を、検証するための入力信号の準備に悩みながら作成していましたら、図6.6の7ビットあるべき出力が6ビット(Y0がオープンになっている)しかないことに気づきましたのでご確認ください。
小池先生からのご回答を転記いたします。
−−−ここから
ここで紹介した回路では図6.6の出力はAVG7のY6〜Y1しか取り出していません.その為Y0はオープンとしています.
ディジタル復調器としては,この遅延検波出力はY6,Y5しか使いませんので,Y4〜Y1も本来は必要ありません.
Y6,Y5はDP5,DP4を経由して図6.21のデータ識別回路のXin, Yinに渡し,ディジタルデータに変換します.(図6.25もご参照ください)
それではなぜ,Y6〜Y1を出力しているかと言うと,遅延検波波形をモニターするためです.
モニター出力は遅延検波出力をD/A変換することで得るのですが,当初そのDACにビデオ用の6bit DAC ICを用いていました.
ところがこのICが執筆時点では入手できないものだったことがわかり,図6.23のR-2RラダーのDACに置き換えました.
R-2Rラダーなら7ビットにしても良かったのですが,この回路はタイミング再生回路の出力モニターにも使うので,そのビット数6に合わせて共通化しました.
以上のような経緯でY0はNCとなっています.
−−−ここまで
以上です。