 |  | |
 |
|
RFワールド読者の掲示板Ⅱ
無線と高周波に関することを中心に、それ以外の話題も含めて、何でも書き込みOKの掲示板です。初めての方もネチケットを守って、お気軽にご参加下さい(^^)／
 |
▼ | [RFW41] モジュールのRTLを配布する予定がありますか？ editor 18/5/24(木) 22:57 |
|
|
Re:[RFW41] モジュールのRTLを配布する予定がありま... Hiroyuki Naito 18/5/25(金) 9:38 |
|
Hiroyuki Naito - 18/5/25(金) 9:38 - |
▼editorさんへ
私は今回の連載で初めてFPGAを扱ってVerilog-HDLでの設計も初めてですが、
モジュールはRTLレベルで開発して、モジュール間の接続や外部とのインター
フェースは回路図(bsf)形式で記述するのはとても分かりやすいやり方だと
思います。
「bsfファイルのRTLが必要な場合」というのがどういう場合なのかはよく
分かりませんが、VHDLでは全体をentity文を使って記述すると周りの人から
聞きました。
すべて回路図というのも煩雑になりすぎますが、すべてHDLのソースに
落としてしまうというのも見えにくくなってしまう部分が出てくるのでは
ないでしょうか。
私は今回の連載で初めてFPGAを扱ってVerilog-HDLでの設計も初めてですが、
モジュールはRTLレベルで開発して、モジュール間の接続や外部とのインター
フェースは回路図(bsf)形式で記述するのはとても分かりやすいやり方だと
思います。
「bsfファイルのRTLが必要な場合」というのがどういう場合なのかはよく
分かりませんが、VHDLでは全体をentity文を使って記述すると周りの人から
聞きました。
すべて回路図というのも煩雑になりすぎますが、すべてHDLのソースに
落としてしまうというのも見えにくくなってしまう部分が出てくるのでは
ないでしょうか。
520 hits
57,138