 |  | |
 |
|
RFワールド読者の掲示板Ⅱ
無線と高周波に関することを中心に、それ以外の話題も含めて、何でも書き込みOKの掲示板です。初めての方もネチケットを守って、お気軽にご参加下さい(^^)／
 |
▼ | [RFW41]リスト3.2 チャタリング除去 Hiroyuki Naito 18/4/12(木) 16:30 |
|
|
Re:[RFW41]リスト3.2 チャタリング除去 Hiroyuki Naito 18/4/17(火) 15:46 |
|
Hiroyuki Naito - 18/4/17(火) 15:46 - |
▼Hiroyuki Naitoさん：
>リスト3.2で0,1,2,…15999までカウントするanti_chatterのビット数が
>11(=[10:0])しかありませんが、14ビット(0-16383までカウント可能)
>必要ではないかと思いました。
>
>しかしとくにエラーもなくコンパイルできて、実際にプッシュスイッチと
>LEDが接続されたFPGA(CycloneIV)に書き込む(QuartusII 13.0 sp1 32bit)
>と、スイッチのチャッタにも反応しなくなり安定に動作しているようです。
>なぜでしょうか。
インターネット上のVerilogチュートリアルで、
「式中のビット幅及び符号に関する基本的な考え方は、
1.「式中に現れる数値」と「結果を代入する先」を全て比較して、
最大のビット幅を持つ数値に合わせ、全ての数値をビット拡張
してから演算を始める。
…………………………」
という解説を見つけました。右辺の15999という数字のビット幅に
自動的に拡張されてから演算されるようです。
>リスト3.2で0,1,2,…15999までカウントするanti_chatterのビット数が
>11(=[10:0])しかありませんが、14ビット(0-16383までカウント可能)
>必要ではないかと思いました。
>
>しかしとくにエラーもなくコンパイルできて、実際にプッシュスイッチと
>LEDが接続されたFPGA(CycloneIV)に書き込む(QuartusII 13.0 sp1 32bit)
>と、スイッチのチャッタにも反応しなくなり安定に動作しているようです。
>なぜでしょうか。
インターネット上のVerilogチュートリアルで、
「式中のビット幅及び符号に関する基本的な考え方は、
1.「式中に現れる数値」と「結果を代入する先」を全て比較して、
最大のビット幅を持つ数値に合わせ、全ての数値をビット拡張
してから演算を始める。
…………………………」
という解説を見つけました。右辺の15999という数字のビット幅に
自動的に拡張されてから演算されるようです。
521 hits
57,145